# IN THE UNITED STATES PATENT AND TRADEM

IN RE APPLICATION OF: Toru TANZAWA

GAU:

NOV 1:7 2003

SERIAL NO: 10/618,732

**EXAMINER:** 

FILED:

July 15, 2003

FOR:

NONVOLATILE SEMICONDUCTOR MEMORY CAPABLE OF GENERATING READ-MODE

REFERENCE CURRENT AND VERIFY-MODE REFERENCE CURRENT FROM THE SAME

REFERENCE CELL

#### REQUEST FOR PRIORITY

COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313

VID.	
DIL	•

**COUNTRY** 

	of the filing date of U.S. Application Serial Number	, filed	, is claimed pursuant to the
provisions of	f 35 U.S.C. §120.		
Full benefit of	of the filing date(s) of U.S. Provisional Application(s	s) is claimed purs	tuant to the provisions of 35 U.S.C.
8119(e)·	Application No.	Date File	

Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

<u>COUNTRY</u>	APPLICATION NUMBER	MONTH/DAY/YEAR		
JAPAN	2002-206177	July 15, 2002		
JAPAN	2003-193728	July 8, 2003		
Certified copies of the correspond	onding Convention Application(s)			
are submitted herewith				
☐ will be submitted prior	to payment of the Final Fee			
☐ were filed in prior appl	ication Serial No. filed			
were submitted to the International Bureau in PCT Application Number  Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.				
☐ (A) Application Serial ☐ (B) Application Serial	No.(s) were filed in prior application Se	erial No. filed ; and		

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

Joseph A. Scafetta, Jr. Registration No. 26,803

22850

are submitted herewith

□ will be submitted prior to payment of the Final Fee

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

# JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 7月

出 plication Number:

特願2003-193728

ST. 10/C]:

[JP2003-193728]

出 人 Applicant(s):

株式会社東芝

2003年 7月30日

特許庁長官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

A000303325

【提出日】

平成15年 7月 8日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 29/76

H01L 27/10

【発明の名称】

不揮発性半導体メモリ

【請求項の数】

21

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

丹沢 徹

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】

鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】

100091351

【弁理士】

【氏名又は名称】

河野 哲

【選任した代理人】

【識別番号】

100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】

100108855

【弁理士】

【氏名又は名称】 昌俊 蔵田

【選任した代理人】

【識別番号】

100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【先の出願に基づく優先権主張】

【出願番号】

特願2002-206177

【出願日】

平成14年 7月15日

【手数料の表示】

【予納台帳番号】

011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9705037

【プルーフの要否】 要 【書類名】

明細書

【発明の名称】

不揮発性半導体メモリ

## 【特許請求の範囲】

【請求項1】 ゲート、ドレインおよびソースを有し、しきい値電圧レベル に応じたデータを保持する複数の不揮発性メモリセルと、

前記複数の不揮発性メモリセルの各ゲートにそれぞれ接続された複数のワード 線と、

前記複数の不揮発性メモリセルの各ドレインにそれぞれ接続された複数のビット線と、

前記複数の不揮発性メモリセルの各ソースにそれぞれ接続された複数のソース 線と、

基準電流を発生する基準電流発生回路と、

前記基準電流と前記複数の不揮発性メモリセルの中から選択された複数の不揮発性メモリセルを流れる電流とを比較し、前記選択された複数の不揮発性メモリセルによってそれぞれ保持されたデータを読み出すセンスアンプと

#### を具備し、

前記基準電流発生回路は、少なくとも1つのリファレンスセルと、そのリファレンスセルに流れる電流を増幅する増幅回路とを含み、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比が1よりも大きいことを特徴とする不揮発性半導体メモリ。

【請求項2】 前記少なくとも1つのリファレンスセルのゲート電圧は、前記データ読み出し時に、前記選択された不揮発性メモリセルにつながるワード線に印加される電圧に等しいことを特徴とする請求項1に記載の不揮発性半導体メモリ。

【請求項3】 前記書き込みベリファイ時の書き込みベリファイ電圧は、前記データ読み出し時に、前記選択された不揮発性メモリセルにつながるワード線に印加される電圧に等しいことを特徴とする請求項1に記載の不揮発性半導体メモリ。

【請求項4】 ゲート、ドレインおよびソースを有し、しきい値電圧レベル

に応じた三つ以上の多値レベルを保持する複数の不揮発性メモリセルと、

前記複数の不揮発性メモリセルの各ゲートにそれぞれ接続された複数のワード 線と、

前記複数の不揮発性メモリセルの各ドレインにそれぞれ接続された複数のビット線と、

前記複数の不揮発性メモリセルの各ソースにそれぞれ接続された複数のソース 線と、

少なくとも第1および第2の基準電流を発生する基準電流発生回路と、

前記第1の基準電流と前記複数の不揮発性メモリセルの中から選択された一つ の不揮発性メモリセルを流れる電流とを比較し、前記選択された一つの不揮発性 メモリセルに保持された多値レベルに応じた信号を読み出す第1のセンスアンプ と、

前記第2の基準電流と前記複数の不揮発性メモリセルの中から選択された一つの不揮発性メモリセルを流れる電流とを比較し、前記選択された一つの不揮発性メモリセルに保持された多値レベルに応じた信号を読み出す第2のセンスアンプと

#### を具備し、

前記基準電流発生回路は、少なくとも第1のリファレンスセルと、この第1のリファレンスセルのしきい値電圧よりも高いしきい値電圧とされた第2のリファレンスセル、および、前記第1のリファレンスセルに流れる電流を増幅する第1の増幅回路と、前記第2のリファレンスセルに流れる電流を増幅する第2の増幅回路とを含み、前記第1の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比である第1の電流増幅比が1よりも大きく、前記第2の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比である第2の電流増幅比が1よりも大きく、前記第1の電流増幅比が前記第2の電流増幅比よりも小さいことを特徴とする不揮発性半導体メモリ。

【請求項5】 前記第1および第2のリファレンスセルの各ゲート電圧は、 前記データ読み出し時に、前記選択された一つの不揮発性メモリセルにつながる ワード線に印加される電圧に等しいことを特徴とする請求項4に記載の不揮発性 半導体メモリ。

【請求項6】 前記書き込みベリファイ時に、前記選択された一つの不揮発性メモリセルにつながるワード線に印加される電圧は、前記データ読み出し時に、前記選択された一つの不揮発性メモリセルにつながるワード線に印加される電圧に等しいことを特徴とする請求項4に記載の不揮発性半導体メモリ。

【請求項7】 前記基準電流発生回路は、さらに、第3の基準電流を発生するための、前記第2のリファレンスセルのしきい値電圧よりも高いしきい値電圧とされた第3のリファレンスセル、および、前記第3のリファレンスセルに流れる電流を増幅する第3の増幅回路を含むことを特徴とする請求項4に記載の不揮発性半導体メモリ。

【請求項8】 前記第1の増幅回路は前記第1のリファレンスセルを含み、 第1の電流非変換p型MOSトランジスタの第1のトランスコンダクタンスと 第1の読み出し時電流変換p型MOSトランジスタの第2のトランスコンダクタンスとの比が1:a0で、

前記第1の電流非変換p型MOSトランジスタの前記第1のトランスコンダクタンスと第1のベリファイ時電流変換p型MOSトランジスタの第3のトランスコンダクタンスとの比が1:b0で、

前記第1のリファレンスセルのしきい値電圧をVt 0、ゲート電圧 (Vr) 印 加時のセル電流をIrefcell0とすると、

データ読み出し時の前記第1の基準電流(Iref0)は $a0 \times Irefce$ 110によって、

書き込みベリファイ時の前記第1の基準電流 (Iref0) はb0×Irefcell0によって、

前記第2の増幅回路は前記第2のリファレンスセルを含み、

第2の電流非変換p型MOSトランジスタの第4のトランスコンダクタンスと 第2の読み出し時電流変換p型MOSトランジスタの第5のトランスコンダクタ ンスとの比が1:a1で、

前記第2の電流非変換p型MOSトランジスタの前記第4のトランスコンダク

タンスと第2のベリファイ時電流変換p型MOSトランジスタの第6のトランスコンダクタンスとの比が1:b1で、

前記第2のリファレンスセルのしきい値電圧をVt1(Vt1>Vt0)、ゲート電圧 (Vr) 印加時のセル電流をIrefcell1とすると、

データ読み出し時の前記第2の基準電流 (Iref1) はa1×Irefce 111によって、

書き込みベリファイ時の前記第2の基準電流 (Iref1) はb1×Irefcell1によって、

前記第3の増幅回路は前記第3のリファレンスセルを含み、

第3の電流非変換p型MOSトランジスタの第7のトランスコンダクタンスと 第3の読み出し時電流変換p型MOSトランジスタの第8のトランスコンダクタ ンスとの比が1:a2で、

前記第3の電流非変換p型MOSトランジスタの前記第7のトランスコンダクタンスと第3のベリファイ時電流変換p型MOSトランジスタの第9のトランスコンダクタンスとの比が1:b2で、

前記第3のリファレンスセルのしきい値電圧をVt 2 (Vt 2>Vt 1>Vt 0)、ゲート電圧 (Vr) 印加時のセル電流をIrefcell2とすると、

データ読み出し時の前記第3の基準電流 (Iref2) はa2×Irefce 112によって、

書き込みベリファイ時の前記第3の基準電流 (Iref2) はb2×Irefcell2によって、

それぞれ与えられることを特徴とする請求項7に記載の不揮発性半導体メモリ

【請求項9】 前記第3の基準電流と前記複数の不揮発性メモリセルから前記複数のビット線にそれぞれ流れる電流とを比較し、前記複数の不揮発性メモリセルによってそれぞれ保持された多値レベルに応じた信号を読み出す第3のセンスアンプを、さらに備えることを特徴とする請求項7に記載の不揮発性半導体メモリ。

【請求項10】 前記基準電流発生回路は、さらに、第3の基準電流を発生

するための、前記第2のリファレンスセルに流れる電流を増幅する第3の増幅回路を含むことを特徴とする請求項4に記載の不揮発性半導体メモリ。

【請求項11】 前記第1の増幅回路は前記第1のリファレンスセルを含み

第1の電流非変換p型MOSトランジスタの第1のトランスコンダクタンスと 第1の読み出し時電流変換p型MOSトランジスタの第2のトランスコンダクタ ンスとの比が1:a0で、

前記第1の電流非変換p型MOSトランジスタの前記第1のトランスコンダクタンスと第1のベリファイ時電流変換p型MOSトランジスタの第3のトランスコンダクタンスとの比が1:b0で、

前記第1のリファレンスセルのしきい値電圧をV t 0、ゲート電圧 (V r) 印 加時のセル電流をI r e f c e l l 0とすると、

データ読み出し時の前記第1の基準電流 (Iref0) はa0×Irefce 110によって、

書き込みベリファイ時の前記第1の基準電流 (Iref0) はb0×Irefcell0によって、

前記第2の増幅回路は前記第2のリファレンスセルを含み、

第2の電流非変換p型MOSトランジスタの第4のトランスコンダクタンスと 第2の読み出し時電流変換p型MOSトランジスタの第5のトランスコンダクタ ンスとの比が1:a1で、

前記第2の電流非変換p型MOSトランジスタの前記第4のトランスコンダクタンスと第2のベリファイ時電流変換p型MOSトランジスタの第6のトランスコンダクタンスとの比が1:b1で、

前記第2のリファレンスセルのしきい値電圧をVt1 (Vt1>Vt0)、ゲート電圧 (Vr) 印加時のセル電流をIrefcell1とすると、

データ読み出し時の前記第2の基準電流 (Irefl) はal×Irefce lllによって、

書き込みベリファイ時の前記第2の基準電流 (Iref1) はb1×Irefcell1によって、

前記第3の増幅回路は前記第2のリファレンスセルを含み、

第2の電流非変換p型MOSトランジスタの第4のトランスコンダクタンスと 第3の読み出し時電流変換p型MOSトランジスタの第7のトランスコンダクタ ンスとの比が1:a2で、

前記第2の電流非変換p型MOSトランジスタの前記第4のトランスコンダクタンスと第3のベリファイ時電流変換p型MOSトランジスタの第8のトランスコンダクタンスとの比が1:b2で、

前記第2のリファレンスセルのしきい値電圧をVt1、ゲート電圧 (Vr) 印 加時のセル電流をIrefcell11とすると、

データ読み出し時の前記第3の基準電流 (Iref2) はa2×Irefce lllによって、

書き込みベリファイ時の前記第3の基準電流 (Iref 2) はb2×Iref cell1によって、

それぞれ与えられることを特徴とする請求項10に記載の不揮発性半導体メモリ。

【請求項12】 前記第3の基準電流と前記複数の不揮発性メモリセルの中から選択された一つの不揮発性メモリセルを流れる電流とを比較し、前記選択された一つの不揮発性メモリセルに保持された多値レベルに応じた信号を読み出す第3のセンスアンプを、さらに備えることを特徴とする請求項10に記載の不揮発性半導体メモリ。

【請求項13】 ゲート、ドレインおよびソースを有し、しきい値電圧レベルに応じた三つ以上の多値レベルを保持する複数の不揮発性メモリセルと、

前記複数の不揮発性メモリセルの各ゲートにそれぞれ接続された複数のワード 線と、

前記複数の不揮発性メモリセルの各ドレインにそれぞれ接続された複数のビット線と、

前記複数の不揮発性メモリセルの各ソースにそれぞれ接続された複数のソース 線と、

選択的に、少なくとも第1または第2の基準電流を出力する基準電流発生回路

と、

前記基準電流発生回路の出力電流と前記複数の不揮発性メモリセルの中から選択された不揮発性メモリセルに流れるセル電流とを比較し、そのセル電流を増幅して出力するセンスアンプと

を具備し、

前記基準電流発生回路は、少なくとも第1のリファレンスセルと、この第1のリファレンスセルのしきい値電圧よりも高いしきい値電圧とされた第2のリファレンスセル、および、前記第1のリファレンスセルに流れる電流を増幅する第1の増幅回路と、前記第2のリファレンスセルに流れる電流を増幅する第2の増幅回路とを含み、前記第1の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比である第1の電流増幅比が1よりも大きく、前記第2の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比である第2の電流増幅比が1よりも大きく、前記第1の電流増幅比が前記第2の電流増幅比よりも小さいことを特徴とする不揮発性半導体メモリ。

【請求項14】 前記基準電流発生回路は、さらに、第3の基準電流を発生するための、前記第2のリファレンスセルのしきい値電圧よりも高いしきい値電圧とされた第3のリファレンスセル、および、前記第3のリファレンスセルに流れる電流を増幅する第3の増幅回路を含むことを特徴とする請求項13に記載の不揮発性半導体メモリ。

【請求項15】 前記第1の増幅回路は前記第1のリファレンスセルを含み

第1の電流非変換p型MOSトランジスタの第1のトランスコンダクタンスと 第1の読み出し時電流変換p型MOSトランジスタの第2のトランスコンダクタ ンスとの比が1:a0で、

前記第1の電流非変換p型MOSトランジスタの前記第1のトランスコンダクタンスと第1のベリファイ時電流変換p型MOSトランジスタの第3のトランスコンダクタンスとの比が1:b0で、

前記第1のリファレンスセルのしきい値電圧をVt0、ゲート電圧 (Vr) 印

加時のセル電流をIrefcell0とすると、

データ読み出し時の前記第1の基準電流 (Iref0) はa0×Irefce 110によって、

書き込みベリファイ時の前記第1の基準電流 (Iref0) はb0×Iref cell0によって、

前記第2の増幅回路は前記第2のリファレンスセルを含み、

第2の電流非変換p型MOSトランジスタの第4のトランスコンダクタンスと 第2の読み出し時電流変換p型MOSトランジスタの第5のトランスコンダクタ ンスとの比が1:a1で、

前記第2の電流非変換p型MOSトランジスタの前記第4のトランスコンダクタンスと第2のベリファイ時電流変換p型MOSトランジスタの第6のトランスコンダクタンスとの比が1:b1で、

前記第2のリファレンスセルのしきい値電圧をVt1(Vt1>Vt0)、ゲート電圧(Vr)印加時のセル電流をIrefcell1とすると、

データ読み出し時の前記第2の基準電流 (Irefl) はa1×Irefce 111によって、

書き込みベリファイ時の前記第2の基準電流 (Iref1) はb1×Irefcell1によって、

前記第3の増幅回路は前記第3のリファレンスセルを含み、

第3の電流非変換p型MOSトランジスタの第7のトランスコンダクタンスと 第3の読み出し時電流変換p型MOSトランジスタの第8のトランスコンダクタ ンスとの比が1:a2で、

前記第3の電流非変換p型MOSトランジスタの前記第7のトランスコンダクタンスと第3のベリファイ時電流変換p型MOSトランジスタの第9のトランスコンダクタンスとの比が1:b2で、

前記第3のリファレンスセルのしきい値電圧をVt2(Vt2>Vt1>Vt0)、ゲート電圧(Vr) 印加時のセル電流をIrefcell2とすると、

データ読み出し時の前記第3の基準電流 (Iref2) はa2×Irefce 112によって、 書き込みベリファイ時の前記第3の基準電流 (Iref2) はb2×Irefcell2によって、

それぞれ与えられることを特徴とする請求項14に記載の不揮発性半導体メモリ。

【請求項16】 前記第3の基準電流と前記複数の不揮発性メモリセルから前記複数のビット線にそれぞれ流れる電流とを比較し、前記複数の不揮発性メモリセルによってそれぞれ保持された多値レベルに応じた信号を読み出す第3のセンスアンプを、さらに備えることを特徴とする請求項14に記載の不揮発性半導体メモリ。

【請求項17】 前記基準電流発生回路は、さらに、第3の基準電流を発生するための、前記第2のリファレンスセルに流れる電流を増幅する第3の増幅回路を含むことを特徴とする請求項13に記載の不揮発性半導体メモリ。

【請求項18】 前記第1の増幅回路は前記第1のリファレンスセルを含み

第1の電流非変換p型MOSトランジスタの第1のトランスコンダクタンスと 第1の読み出し時電流変換p型MOSトランジスタの第2のトランスコンダクタ ンスとの比が1:a0で、

前記第1の電流非変換p型MOSトランジスタの前記第1のトランスコンダクタンスと第1のベリファイ時電流変換p型MOSトランジスタの第3のトランスコンダクタンスとの比が1:b0で、

前記第1のリファレンスセルのしきい値電圧をVt0、ゲート電圧(Vr) 印加時のセル電流をIrefcell0とすると、

データ読み出し時の前記第1の基準電流 (Iref0) はa0×Irefce 110によって、

書き込みベリファイ時の前記第1の基準電流(Iref0)は $b0 \times Iref$  cel10によって、

前記第2の増幅回路は前記第2のリファレンスセルを含み、

第2の電流非変換p型MOSトランジスタの第4のトランスコンダクタンスと 第2の読み出し時電流変換p型MOSトランジスタの第5のトランスコンダクタ ンスとの比が1:a1で、

前記第2の電流非変換p型MOSトランジスタの前記第4のトランスコンダクタンスと第2のベリファイ時電流変換p型MOSトランジスタの第6のトランスコンダクタンスとの比が1:b1で、

前記第2のリファレンスセルのしきい値電圧をVt1(Vt1>Vt0)、ゲート電圧(Vr) 印加時のセル電流をIrefcell1 とすると、

データ読み出し時の前記第2の基準電流 (Iref1) はa1×Irefce 111によって、

書き込みベリファイ時の前記第2の基準電流(Iref1)は $b1 \times Iref$  cell1によって、

前記第3の増幅回路は前記第2のリファレンスセルを含み、

第2の電流非変換p型MOSトランジスタの第4のトランスコンダクタンスと 第3の読み出し時電流変換p型MOSトランジスタの第7のトランスコンダクタ ンスとの比が1:a2で、

前記第2の電流非変換p型MOSトランジスタの前記第4のトランスコンダクタンスと第3のベリファイ時電流変換p型MOSトランジスタの第8のトランスコンダクタンスとの比が1:b2で、

前記第2のリファレンスセルのしきい値電圧をVt1、ゲート電圧 (Vr) 印 加時のセル電流をIrefcell11とすると、

データ読み出し時の前記第3の基準電流(Iref2)はa2×Irefce 111によって、

書き込みベリファイ時の前記第3の基準電流(Iref2)はb2×Irefcell1によって、

それぞれ与えられることを特徴とする請求項17に記載の不揮発性半導体メモリ。

【請求項19】 ゲート、ドレインおよびソースを有し、しきい値電圧レベルに応じた三つ以上の多値レベルを保持する複数の不揮発性メモリセルと、

前記複数の不揮発性メモリセルの各ゲートにそれぞれ接続された複数のワード 線と、 前記複数の不揮発性メモリセルの各ドレインにそれぞれ接続された複数のビット線と、

前記複数の不揮発性メモリセルの各ソースにそれぞれ接続された複数のソース 線と、

選択的に、少なくとも第1または第2の基準電流を出力する、少なくとも第1のリファレンスセルと、この第1のリファレンスセルのしきい値電圧よりも高いしきい値電圧とされた第2のリファレンスセル、および、前記第1のリファレンスセルに流れる電流を増幅する第1の増幅回路と、前記第2のリファレンスセルに流れる電流を増幅する第2の増幅回路とを含み、前記第1の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比である第1の電流増幅比が1よりも大きく、前記第2の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比である第2の電流増幅比が1よりも大きく、前記第1の電流増幅比が前記第2の電流増幅比よりも小さい基準電流発生回路と、

前記基準電流発生回路の出力電流と前記複数の不揮発性メモリセルの中から選択された不揮発性メモリセルに流れるセル電流とを比較し、そのセル電流を増幅して出力するセンスアンプと

を具備し、

前記基準電流発生回路は、さらに、第3の基準電流を発生するための、前記第2のリファレンスセルのしきい値電圧よりも高いしきい値電圧とされた第3のリファレンスセル、および、前記第3のリファレンスセルに流れる電流を増幅する第3の増幅回路を含み、前記出力電流が前記第1の基準電流のときの前記センスアンプの出力の論理に応じて、前記第2または第3の基準電流を選択的に出力することを特徴とする不揮発性半導体メモリ。

【請求項20】  $2^N$  (Nは2以上)のレベルを有する複数のメモリセルと

前記複数のメモリセルの各ゲートにそれぞれ接続された複数のワード線と、 前記複数のメモリセルの各ドレインにそれぞれ接続された複数のビット線と、 前記複数のメモリセルの各ソースにそれぞれ接続された複数のソース線と、 (N-1)個の基準電流から選択的に一つの基準電流を出力する基準電流発生 回路と、

前記基準電流発生回路の出力電流と前記複数のメモリセルの中から選択された メモリセルに流れるセル電流とを比較し、そのセル電流を増幅して出力するセン スアンプと

を具備し、

前記基準電流発生回路は、(N-1)個のリファレンスセルおよび前記(N-1)個のリファレンスセルに流れる電流を増幅する(N-1)個の増幅回路を含み、前記(N-1)個のリファレンスセルのうち、第Iのリファレンスセルのしきい値電圧が第(I-1)のリファレンスセルのしきい値電圧よりも高く( $I \le I \le N$ )、かつ、前記(N-1)個の増幅回路のうち、第Iの増幅回路における、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の第I増幅率が1よりも大きく、第(I-1)の増幅回路における第(I-1)増幅率が前記第I増幅率よりも小さいことを特徴とする不揮発性半導体メモリ。

【請求項21】  $2^N$  (Nは2以上)のレベルを有する複数のメモリセルと

前記複数のメモリセルの各ゲートにそれぞれ接続された複数のワード線と、 前記複数のメモリセルの各ドレインにそれぞれ接続された複数のビット線と、 前記複数のメモリセルの各ソースにそれぞれ接続された複数のソース線と、 (N-1) 個の基準電流を出力する基準電流発生回路と、

前記基準電流発生回路の出力電流と前記複数のメモリセルの中から選択された メモリセルに流れるセル電流とを比較し、そのセル電流を増幅して出力するセン スアンプと

を具備し、

前記基準電流発生回路は、(N-1)個のリファレンスセルおよび前記(N-1)個のリファレンスセルに流れる電流を増幅する(N-1)個の増幅回路を含み、前記(N-1)個のリファレンスセルのうち、第Iのリファレンスセルのしきい値電圧が第(I-1)のリファレンスセルのしきい値電圧よりも高く(I  $\leq$  I  $\leq$  N)、かつ、前記(N-1)個の増幅回路のうち、第I の増幅回路における

、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の第I 増幅率が1よりも大きく、第(I-1) の増幅回路における第(I-1) 増幅率が前記第I 増幅率よりも小さいことを特徴とする不揮発性半導体メモリ。

#### 【発明の詳細な説明】

[0001]

## 【発明の属する技術分野】

本発明は、不揮発性半導体メモリに関するもので、特に、1つのセルに三つ以上の多値レベルを記憶する多値フラッシュメモリに関する。

[0002]

## 【従来の技術】

不揮発性半導体メモリとして、レベルの異なる2つのデータ(以後、二値データという)を記憶する二値フラッシュメモリが広く普及している。

#### [0003]

図16は、二値フラッシュメモリ(たとえば、NOR型)の構成の要部を示すものである。図16において、セルアレイ101には、複数のメモリセル(本体セル)MCが行列状に配置されている。同一行に配置された複数のメモリセルMCの各コントロールゲートは、複数のワード線WL0~WLnのうちの対応する1つのワード線に共通に接続されている。また、同一列に配置された複数のメモリセルMCの各ドレイン領域は、複数のビット線BL0~BLkのうちの対応する1つのビット線に共通に接続されている。一般に、セルアレイ101は複数のブロックに分割されている。同一ブロック内の複数のメモリセルMCの各ソース領域は、複数のソース線(図示していない)のうちの対応する1つのソース線に共通に接続されている。各ビット線BL0~BLkは、複数の選択トランジスタST0~STkのうちの対応する1つの選択トランジスタを介して、センスアンプ102に接続されている。選択トランジスタST0~STkは、それぞれのゲートに、複数のカラム線COL0~COLmのうちの対応する1つのカラム線が接続されている。

#### $[0\ 0\ 0\ 4]$

リファレンス回路103は、たとえば、1つのリファレンスセルRCと複数の

ダミーセルDCとを含んでいる。1つのリファレンスセルRCおよび複数のダミーセルDCは、ドレイン領域をそれぞれ共通にして接続されている。リファレンスセルRCのコントロールゲートは、リファレンスワード線RWLに接続されている。また、リファレンスセルRCのドレイン領域は、n型MOSトランジスタ103aを介して、上記センスアンプ102に接続されている。n型MOSトランジスタ103aは、そのゲートに、リファレンスカラム線RCOLが接続されている。

## [0005]

センスアンプ102は、n型MOSトランジスタ102a,102b、p型MOSトランジスタ102c,102d、および、差動増幅器102eを含んでいる。n型MOSトランジスタ102aのソース領域は、上記セルアレイ101内の各選択トランジスタST0~STkのドレイン領域に共通に接続されている。n型MOSトランジスタ102aのドレイン領域は、p型MOSトランジスタ102cのゲートとドレイン領域、および、差動増幅器102eの反転入力端にそれぞれ接続されている。一方、n型MOSトランジスタ102bのソース領域は、上記リファレンス回路103内のn型MOSトランジスタ103aのドレイン領域に接続されている。n型MOSトランジスタ102bのドレイン領域は、p型MOSトランジスタ102dのゲートとドレイン領域、および、差動増幅器102eの非反転入力端にそれぞれ接続されている。そして、差動増幅器102eの出力端からは、センスされたセルデータが出力される(Dout)。

## [0006]

なお、n型MOSトランジスタ102a, 102bは、各ゲートに、バイアス(BIAS)電源が供給されるようになっている。p型MOSトランジスタ102c, 102dは、各ソース領域に、電源Vccが供給されるようになっている

#### [0007]

図17は、上記した構成の二値フラッシュメモリの特性を示すものである。ここでは、メモリセルMCおよびリファレンスセルRCについて、コンロールゲートに供給されるゲート電圧Vgと負荷電流当りのセル電流(ドレイン電流Id)

Icellとの関係(Vg-Icell(Id)特性)を示している。データ読み出し時および書き込みベリファイ時、リファレンスセルRCのコントロールゲートには読み出し電圧Vrが印加される。これにより、センスアンプ102において、常に、基準電流Irefに対するセル電流Icellの判定("0" または"1")が行われる。

#### [0008]

ここで、メモリセルMCのV g-I d特性としては、フローティングゲートに蓄積される電子の量が比較的に多い状態(すなわち、メモリセルMCのしきい値電圧 V t h が高い状態)を、"0"データとして扱うようになっている。この"0"データを記憶しているメモリセルMCを"0"セルと称する。逆に、電子の量が比較的に少ない状態(すなわち、メモリセルMCのしきい値電圧 V t h が低い状態)を、"1"データとして扱うようになっている。この"1"データを記憶しているメモリセルMCを"1"セルと称する。

#### [0009]

リファレンスセルR Cのセル電流(基準電流 I ref)は、メモリセルM Cのセル電流 I cellon やの半分程度となるように設定される。つまり、ゲート電圧 V g が読み出し電圧 V r のときの、メモリセルM Cのセル電流 I cellon と ではほとして、 でのセル電流 I ref との差が、 "0" セルと "1" セルとでほぼ等しくなる。

#### [0010]

図18は、各動作モードにおけるメモリセルMCのゲート電圧(Vgーhontai)を、リファレンスセルRCのゲート電圧(Vgーref)と対比して示すものである。たとえば、データの書き込み状態"0"を規定するための書き込みベリファイ(PV)時には、メモリセルMCのコントロールゲートに電圧Vpv(=6.5V)が印加される。この書き込みベリファイ電圧VpvとリファレンスセルRCのコントロールゲートに印加される読み出し電圧Vr(=5.5V)との差が、メモリセルMCのしきい値電圧Vthに反映される。これにより、"0"セルは、通常、ゲート電圧Vg=読み出し電圧Vrのときにカットオフする。同様に、たとえばデータの消去状態"1"を規定するための消去ベリファイ

(EV) 時には、メモリセルMCのコントロールゲートに電圧Vev (= 4 V) が印加される。この消去ベリファイ電圧Vev をリファレンス電圧Vtref と同程度にすれば、"1"セルのゲート電圧Vg=読み出し電圧Vroときの電流、すなわち、セル電流 Icell はほぼ2Iref となる。

## $[0\ 0\ 1\ 1]$

つまり、ゲート電圧Vgが読み出し電圧Vrのときの、メモリセルMCのセル電流 I cellとリファレンスセルRCのセル電流 I refとの電流差(+I ref/-I ref) を、センスアンプ 1 0 2 によって検出する。そして、その電流差を、"0" または"1"のデジタル信号に変換する。これにより、セルデータの読み出しが行われる。

## $[0\ 0\ 1\ 2]$

図19は、二値データ"0", "1"を記憶可能なメモリセル(二値セル)M Co、ゲート電圧Vgに対するしきい値電圧Vthoの分布(セル分布)を示すものである。たとえば、データの消去状態"1"に対応するセル分布の下限を補償するための過消去ベリファイ(OEV)時には、メモリセルMCのコントロールゲートに消去ベリファイ電圧Vevbりも低い電圧Voev(=2V)を印加する。この過消去ベリファイ電圧Voevbのもい値電圧Vthoの。当なるセルを検出する。そして、セルに対応するビットのしきい値電圧Vtho、過消去ベリファイ電圧Voevbの。となるように書き込みを行う。これにより、消去状態"1"に対応するセル分布は所定の範囲内に収まる。

## $[0\ 0\ 1\ 3]$

ところで、ビット当りのセル面積は、フラッシュメモリのコスト指標となる。 また、セル面積を縮小する他に、1つのセルに複数ビット分のデータを記憶させ て低コスト化を図る多値フラッシュメモリがある。4つのレベル、つまりレベル の異なる4つのデータ(四値データ)を記憶する四値フラッシュメモリが、すで に報告されている(たとえば、非特許文献1参照)。

#### $[0\ 0\ 1\ 4]$

この四値フラッシュメモリのセル分布は、ゲート電圧に対して離散的となっている。すなわち、ベリファイ時には、二値フラッシュメモリの場合と同様に、メ

モリセルのゲート電圧を変えて読み出しに対するマージンを確保している。一方 、セルデータの読み出しは所定のゲート電圧で行われる。

#### [0015]

## 【非特許文献1】

M. Bauer et al., "A multilevel-cel
1 32Mb Flash memory," ISSCC digest of
technical papers, pp. 132-133, 1995.

## [0016]

## 【発明が解決しようとする課題】

ここで、メモリセルにトランスコンダクタンス、すなわち、ゲート電圧に対するセル電流の変化率にばらつきがあるとする。すると、読み出し電流の基準電流に対するマージン(読み出しマージン)が減少してしまう。この読み出しマージンの減少は、読み出しアクセス時間に影響をおよぼしたり、読み出し不良を引き起こしたりする要因となる。

## [0017]

上記したように、従来の多値フラッシュメモリでは、ベリファイマージンをゲート電圧によって確保していた。このため、ゲート電圧に対するセル電流の変化率のばらつきが、読み出しマージンを減少させるという問題があった。

#### [0018]

そこで、この発明は、ベリファイマージンを安定に保証でき、読み出しマージンの減少を防止することが可能な不揮発性半導体メモリを提供することを目的としている。

## [0019]

## 【課題を解決するための手段】

本願発明の一態様によれば、ゲート、ドレインおよびソースを有し、しきい値 電圧レベルに応じたデータを保持する複数の不揮発性メモリセルと、前記複数の 不揮発性メモリセルの各ゲートにそれぞれ接続された複数のワード線と、前記複 数の不揮発性メモリセルの各ドレインにそれぞれ接続された複数のビット線と、 前記複数の不揮発性メモリセルの各ソースにそれぞれ接続された複数のソース線 と、基準電流を発生する基準電流発生回路と、前記基準電流と前記複数の不揮発性メモリセルの中から選択された複数の不揮発性メモリセルを流れる電流とを比較し、前記選択された複数の不揮発性メモリセルによってそれぞれ保持されたデータを読み出すセンスアンプとを具備し、前記基準電流発生回路は、少なくとも1つのリファレンスセルと、そのリファレンスセルに流れる電流を増幅する増幅回路とを含み、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比が1よりも大きいことを特徴とする不揮発性半導体メモリが提供される。

## [0020]

また、本願発明の一態様によれば、ゲート、ドレインおよびソースを有し、し きい値電圧レベルに応じた三つ以上の多値レベルを保持する複数の不揮発性メモ リセルと、前記複数の不揮発性メモリセルの各ゲートにそれぞれ接続された複数 のワード線と、前記複数の不揮発性メモリセルの各ドレインにそれぞれ接続され た複数のビット線と、前記複数の不揮発性メモリセルの各ソースにそれぞれ接続 された複数のソース線と、少なくとも第1および第2の基準電流を発生する基準 電流発生回路と、前記第1の基準電流と前記複数の不揮発性メモリセルの中から 選択された一つの不揮発性メモリセルを流れる電流とを比較し、前記選択された 一つの不揮発性メモリセルに保持された多値レベルに応じた信号を読み出す第1 のセンスアンプと、前記第2の基準電流と前記複数の不揮発性メモリセルの中か ら選択された一つの不揮発性メモリセルを流れる電流とを比較し、前記選択され た一つの不揮発性メモリセルに保持された多値レベルに応じた信号を読み出す第 2のセンスアンプとを具備し、前記基準電流発生回路は、少なくとも第1のリフ ァレンスセルと、この第1のリファレンスセルのしきい値電圧よりも高いしきい 値電圧とされた第2のリファレンスセル、および、前記第1のリファレンスセル に流れる電流を増幅する第1の増幅回路と、前記第2のリファレンスセルに流れ る電流を増幅する第2の増幅回路とを含み、前記第1の増幅回路におけるデータ 読み出し時の電流の増幅率に対する書き込みべリファイ時の電流の増幅率の比で ある第1の電流増幅比が1よりも大きく、前記第2の増幅回路におけるデータ読 み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比であ

る第2の電流増幅比が1よりも大きく、前記第1の電流増幅比が前記第2の電流 増幅比よりも小さいことを特徴とする不揮発性半導体メモリが提供される。

#### [0021]

また、本願発明の一態様によれば、ゲート、ドレインおよびソースを有し、し きい値電圧レベルに応じた三つ以上の多値レベルを保持する複数の不揮発性メモ リセルと、前記複数の不揮発性メモリセルの各ゲートにそれぞれ接続された複数 のワード線と、前記複数の不揮発性メモリセルの各ドレインにそれぞれ接続され た複数のビット線と、前記複数の不揮発性メモリセルの各ソースにそれぞれ接続 された複数のソース線と、選択的に、少なくとも第1または第2の基準電流を出 力する基準電流発生回路と、前記基準電流発生回路の出力電流と前記複数の不揮 発性メモリセルの中から選択された不揮発性メモリセルに流れるセル電流とを比 較し、そのセル電流を増幅して出力するセンスアンプとを具備し、前記基準電流 発生回路は、少なくとも第1のリファレンスセルと、この第1のリファレンスセ ルのしきい値電圧よりも高いしきい値電圧とされた第2のリファレンスセル、お よび、前記第1のリファレンスセルに流れる電流を増幅する第1の増幅回路と、 前記第2のリファレンスセルに流れる電流を増幅する第2の増幅回路とを含み、 前記第1の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込み ベリファイ時の電流の増幅率の比である第1の電流増幅比が1よりも大きく、前 記第2の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みべ リファイ時の電流の増幅率の比である第2の電流増幅比が1よりも大きく、前記 第1の電流増幅比が前記第2の電流増幅比よりも小さいことを特徴とする不揮発 性半導体メモリが提供される。

#### [0022]

また、本願発明の一態様によれば、ゲート、ドレインおよびソースを有し、しきい値電圧レベルに応じた三つ以上の多値レベルを保持する複数の不揮発性メモリセルと、前記複数の不揮発性メモリセルの各ゲートにそれぞれ接続された複数のワード線と、前記複数の不揮発性メモリセルの各ドレインにそれぞれ接続された複数のビット線と、前記複数の不揮発性メモリセルの各ソースにそれぞれ接続された複数のビット線と、前記複数の不揮発性メモリセルの各ソースにそれぞれ接続された複数のソース線と、選択的に、少なくとも第1または第2の基準電流を出

力する、少なくとも第1のリファレンスセルと、この第1のリファレンスセルの しきい値電圧よりも高いしきい値電圧とされた第2のリファレンスセル、および 、前記第1のリファレンスセルに流れる電流を増幅する第1の増幅回路と、前記 第2のリファレンスセルに流れる電流を増幅する第2の増幅回路とを含み、前記 第1の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みベリ ファイ時の電流の増幅率の比である第1の電流増幅比が1よりも大きく、前記第 2の増幅回路におけるデータ読み出し時の電流の増幅率に対する書き込みベリフ ァイ時の電流の増幅率の比である第2の電流増幅比が1よりも大きく、前記第1 の電流増幅比が前記第2の電流増幅比よりも小さい基準電流発生回路と、前記基 準電流発生回路の出力電流と前記複数の不揮発性メモリセルの中から選択された! 不揮発性メモリセルに流れるセル電流とを比較し、そのセル電流を増幅して出力 するセンスアンプとを具備し、前記基準電流発生回路は、さらに、第3の基準電 流を発生するための、前記第2のリファレンスセルのしきい値電圧よりも高いし きい値電圧とされた第3のリファレンスセル、および、前記第3のリファレンス セルに流れる電流を増幅する第3の増幅回路を含み、前記出力電流が前記第1の 基準電流のときの前記センスアンプの出力の論理に応じて、前記第2または第3 の基準電流を選択的に出力することを特徴とする不揮発性半導体メモリが提供さ れる。

## [0023]

また、本願発明の一態様によれば、 $2^N$  (Nは2以上)のレベルを有する複数のメモリセルと、前記複数のメモリセルの各ゲートにそれぞれ接続された複数のワード線と、前記複数のメモリセルの各ドレインにそれぞれ接続された複数のビット線と、前記複数のメモリセルの各ソースにそれぞれ接続された複数のソース線と、(N-1) 個の基準電流から選択的に一つの基準電流を出力する基準電流発生回路と、前記基準電流発生回路の出力電流と前記複数のメモリセルの中から選択されたメモリセルに流れるセル電流とを比較し、そのセル電流を増幅して出力するセンスアンプとを具備し、前記基準電流発生回路は、(N-1) 個のリファレンスセルおよび前記(N-1) 個のリファレンスセルに流れる電流を増幅する (N-1) 個の増幅回路を含み、前記 (N-1) 個のリファレンスセルのうち

、第Iのリファレンスセルのしきい値電圧が第(I-1)のリファレンスセルのしきい値電圧よりも高く( $1 \le I \le N$ )、かつ、前記(N-1)個の増幅回路のうち、第Iの増幅回路における、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の第I増幅率がIよりも大きく、第(I-1)の増幅回路における第(I-1)増幅率が前記第I増幅率よりも小さいことを特徴とする不揮発性半導体メモリが提供される。

## [0024]

さらに、本願発明の一態様によれば、2<sup>N</sup> (Nは2以上)のレベルを有する複 数のメモリセルと、前記複数のメモリセルの各ゲートにそれぞれ接続された複数 のワード線と、前記複数のメモリセルの各ドレインにそれぞれ接続された複数の ビット線と、前記複数のメモリセルの各ソースにそれぞれ接続された複数のソー ス線と、(N-1)個の基準電流を出力する基準電流発生回路と、前記基準電流 発生回路の出力電流と前記複数のメモリセルの中から選択されたメモリセルに流 れるセル電流とを比較し、そのセル電流を増幅して出力するセンスアンプとを具 備し、前記基準電流発生回路は、(N-1)個のリファレンスセルおよび前記( N-1) 個のリファレンスセルに流れる電流を増幅する (N-1) 個の増幅回路 を含み、前記(N-1)個のリファレンスセルのうち、第1のリファレンスセル のしきい値電圧が第 (I-1) のリファレンスセルのしきい値電圧よりも高く (  $1 \leq I \leq N$ )、かつ、前記(N-1)個の増幅回路のうち、第Iの増幅回路にお ける、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の 第Ⅰ増幅率が1よりも大きく、第(Ⅰ−1)の増幅回路における第(Ⅰ−1)増 幅率が前記第I増幅率よりも小さいことを特徴とする不揮発性半導体メモリが提 供される。

#### [0025]

上記した構成によれば、データの読み出しとベリファイの基準電流を、同じリファレンスセルから対応する変換率で発生させることが可能になる。これにより、どの分布のセルに対しても同じベリファイマージンを保証できるようになるものである。

## [0026]

## 【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。

#### [0027]

## (第1の実施形態)

図1は、本発明の第1の実施形態にしたがった四値フラッシュメモリの構成例を示すものである。図1において、アドレスラッチ(Address latch)11は、アドレスバス(Address bus)からのアドレスをラッチする。アドレスカウンタ(Address counter)12は、アドレスラッチ11のラッチアドレスをカウントする。アドレスバッファ(Address buffer)13は、アドレスカウンタ12のカウント出力を受け、データを読み出しまたは書き込みまたは消去する本体セル(選択された処理対象のメモリセル)に対応した内部アドレスを出力する。IOバッファ(IO buffer)14は、データバス(Data bus)とデータラッチ(Data latch)15との間の、読み出しデータや書き込みデータの送受を制御する。

## [0028]

メモリセルアレイ(Memory cell array)21は、複数の本体セル(複数の不揮発性のメモリセル)を有する。また、このメモリセルアレイ21は、各本体セルに接続されるワード線およびビット線およびソース線を備えている。読み出し回路であるセンスアンプ(Sense amp.)31は、データの読み出し時に、メモリセルアレイ21内の本体セルのデータを、カラムゲート(column gates)回路32を介して取り込む。そして、その取り込んだデータをセンスし、上記データラッチ15に出力する。このセンスアンプ31は、ワード線に読み出し電圧を印加することによりビット線を流れる本体セルの電流と、リファレンスワード線にリファレンス電圧を印加することにより、基準電流発生回路(Reference current generation circuit)41に設けられたリファレンスセルに流れる電流とを比較する。こうして、本体セルのデータを読み出すものである。なお、センスアンプ31および基準電流発生回路41の詳細な構成については、後述する。

## [0029]

書き込み回路(Program circuit)33は、データの書き込み時に、上記データラッチ15から供給される書き込みデータを取り込むとともに、カラムゲート回路32を介して、メモリセルアレイ21内の対応するビット線に書き込み電圧を供給する。この場合、上記書き込み回路33は、ワード線またはビット線またはソース線またはメモリセルが形成されている半導体領域のいずれか、あるいは、これらのうちの複数に電圧を印加して、セルデータを書き込むことが可能である。

## [0030]

コマンドレジスタ(Command register)34は、コントロールバス(Control bus)から入力される書き込みコマンドや消去コマンドなどの各種のコマンドを保持する。コントローラ(Controller)35は、コマンドレジスタ34で保持されているコマンドを受けて、メモリ内の各回路を制御するための各種の制御信号を発生する。ロウデコーダ(Row decoder)36は、上記アドレスバッファ13から出力される内部アドレスを受け、メモリセルアレイ21内の対応するワード線を選択する。カラムデコーダ(Column decoder)37は、上記アドレスバッファ13から出力される内部アドレスを受け、その内部アドレスに応じて、カラムゲート回路32内のカラムゲートを選択駆動する。これにより、メモリセルアレイ21内の選択されたビット線が、カラムゲート回路32を介して、センスアンプ31と接続される。

## [0031]

昇圧回路であるチャージポンプ(Charge pumps)回路38は、外部電源電圧を昇圧して書き込み用の電圧(たとえば、5V)や消去用の電圧(たとえば、10Vおよび-7V)を発生する。このチャージポンプ回路38で発生された書き込み用の5Vの電圧は、上記書き込み回路33に供給される。また、消去用の-7Vの電圧はメモリセルアレイ21に供給される。また、消去用の10Vの電圧(Vpp)はレギュレータ(Regulator)回路39に供給される。レギュレータ回路39は、たとえばDAコンバータ回路185で発生されている。このレギュレータ回路39は、上記チャージポンプ回路38で発生され

た電圧Vppから、データの書き込み時やデータの読み出し時にワード線に供給するための種々の電圧Vg-hontaiを生成する。このレギュレータ回路39で発生された電圧Vg-hontaiは、上記ロウデコーダ36を経由してメモリセルアレイ21内のワード線、つまり、本体セルのコントロールゲートに供給される。

## [0032]

また、この四値フラッシュメモリには、ワード線またはビット線またはソース 線またはメモリセルが形成されている半導体領域のいずれか、あるいは、これら のうちの複数に電圧を印加して、本体セルのデータを消去する消去回路、(図示し ていない)、が設けられている。

## [0033]

また、この四値フラッシュメモリには、消去ベリファイ回路(図示していない)が設けられている。本実施形態の場合、消去ベリファイ回路は、所定の電圧(たとえば、Vr)を消去対象となる本体セルのワード線およびリファレンスセルのワード線に印加する。そして、選択された本体セルのセル電流とリファレンスセルのセル電流とを比較することによって、データの消去が終了したか否かを検出するように構成されている。

#### [0034]

また、この四値フラッシュメモリには、書き込みベリファイ回路(図示していない)が設けられている。本実施形態の場合、書き込みベリファイ回路は、所定の電圧(たとえば、Vr(PV1),Vr(PV2),Vsw2(PV3))を書き込み対象となる本体セルのワード線に印加する。また、所定の電圧(Vr(PV1,PV2,PV3))をリファレンスセルのワード線に印加する。そして、選択された本体セルのセル電流とリファレンスセルのセル電流とを比較することによって、データの書き込みが終了したか否かを検出するように構成されている。

#### [0035]

上記基準電流発生回路 4 1 は、複数のリファレンスセルを含み、各リファレンスセルに流れる電流をそれぞれ増幅するための電圧発生回路(増幅回路)を備え

ている。

## [0036]

図 2 は、図 1 に示したメモリセルアレイ 2 1 を構成する不揮発性メモリセルの、素子断面構造を示すものである。図 2 において、P型半導体基板(P - s u b s t r a t e) 2 1 a 内には、N型ウエル領域(N - w e l 1) 2 1 b が形成されている。さらに、このN型ウエル領域 2 1 b 内には、P型ウエル領域(P - w e l 1) 2 1 c が形成されている。上記P型ウエル領域 2 1 c 内には、l 7 型のソース領域 2 1 d,ドレイン領域 2 1 e が互いに離間して形成されている。そして、このソース領域 2 1 d,ドレイン領域 2 1 e の相互間のチャネル領域上には、絶縁膜 2 l 1 l 6 か形成されている。さらに、このフローティングゲート 2 1 l 6 上には、絶縁膜 2 l 1 l 6 が形成されている。

#### [0037]

また、上記 P 型半導体基板 2 1 a の表面部には、 $p^+$  型領域からなるコンタクト領域 2 1 h が形成されている。また、上記 N 型ウエル領域 2 1 b の表面部には、 $p^+$  型領域からなるコンタクト領域 2 1 i が形成されている。また、上記 P 型ウエル領域 2 1 c の表面部には、 $p^+$  型領域からなるコンタクト領域 2 1 j が形成されている。

#### [0038].

本体セルの場合、動作時に、コントロールゲート 21gにゲート電圧 Vg-h on taiが供給される。また、ドレイン領域 21e にはドレイン電圧 Vdが供給され、ソース領域 21d にはソース電圧 Vs が供給される。さらに、上記コンタクト領域 21i, 21j には、ソース電圧 Vs と同じ電圧が供給される。上記コンタクト領域 21h には 0V の接地電位が供給される。

## . [0039]

本体セルは、フローティングゲート  $2 \ 1 \ f$  に蓄積される電子の量によって、データの "3" レベル、 "2" レベル、 "1" レベル、 "0" レベルを記憶する。 その場合、フローティングゲート  $2 \ 1 \ f$  は、記憶するセルデータのレベルに応じ

て、コントロールゲート21gとしきい値電圧が異なる。

## [0040]

上記メモリセルアレイ21は、このような構成のメモリセルが複数設けられる ことによって構成されている。

#### [0041]

図3は、四値フラッシュメモリ(たとえば、NOR型)の構成の要部を示すものである。図3において、上記メモリセルアレイ21は、複数のメモリセル(本体セル)MCが行列状に配置されている。同一行に配置された複数の本体セルMCの各コントロールゲート(21g)は、複数のワード線WL0~WLnのうちの対応する1つのワード線に共通に接続されている。また、同一列に配置された複数の本体セルMCの各ドレイン領域(21e)は、複数のビット線BL0~BLkのうちの対応する1つのビット線に共通に接続されている。一般に、メモリセルアレイ21は複数のブロックに分割されている。同一ブロック内の複数の本体セルMCの各ソース領域(21d)は、複数のソース線(図示していない)のうちの対応する1つのソース線に共通に接続されている。各ビット線BL0~BLkは、複数の選択トランジスタST0~STkのうちの対応する1つの選択トランジスタを介して、上記センスアンプ31に接続されている。選択トランジスタST0~STkは、それぞれのゲートが、複数のカラム線COL0~COLmのうちの対応する1つのカラム線に接続されている。

#### [0042]

上記センスアンプ31は、たとえば、本体セルMCのセル電流 Icelle3 つのリファレンス電流 Iref0, Iref1, Iref2とをそれぞれ比較するための3つの差動増幅器(第1,第2,第3のセンスアンプ)3 $1_{-1}$ ,  $31_{-2}$ ,  $31_{-3}$ を有している。このセンスアンプ31は、上記各差動増幅器  $31_{-1}$ ,  $31_{-2}$ ,  $31_{-3}$ の出力D0, D1, D2 の論理演算によって、セルデータに対応する信号(2 ビット)を発生する。

#### [0043]

本実施形態の場合、本体セルMCのセル電流 Icella に ella は、差動増幅器  $3l_{-1}$  ,  $3l_{-2}$  ,  $3l_{-3}$  の各反転入力端に供給される。上記差動増幅器  $3l_{-1}$  ,  $3l_{-2}$ 

## [0044]

一方、上記リファレンス電流Iref0,Iref1,Iref2は、p型M OSトランジスタ31 $_{-1a}$ , 31 $_{-2a}$ , 31 $_{-3a}$ 、および、n型MOSトランジ スタからなるバイアストランジスタ3  $1_{-lb}$  , 3  $1_{-2b}$  , 3  $1_{-3b}$  を介して、上 記差動増幅器  $31_{-1}$ ,  $31_{-2}$ ,  $31_{-3}$ のそれぞれの非反転入力端に供給される。 すなわち、差動増幅器31\_1の非反転入力端は、 p.型MOSトランジスタ31\_1 a のゲートおよびドレイン領域に接続されている。このp型MOSトランジスタ  $31_{-1a}$  のソース領域には、電源Vccが接続されている。また、p型MOSト ランジスタ $31_{-1a}$  のドレイン領域は、バイアストランジスタ $31_{-1b}$  のドレイ ン領域に接続されている。このバイアストランジスタ31-lb のゲートには、バ イアス電源線BIASが接続されている。同様に、差動増幅器31-2の非反転入 力端は、p型MOSトランジスタ31-2aのゲートおよびドレイン領域に接続さ れている。このp型MOSトランジスタ31-2a のソース領域には、電源Vcc が接続されている。また、p型MOSトランジスタ31-2aのドレイン領域は、 バイアストランジスタ31<sub>-2b</sub> のドレイン領域に接続されている。このバイアス トランジスタ31<sub>-2b</sub> のゲートには、バイアス電源線BIASが接続されている 。同様に、差動増幅器31\_3の非反転入力端は、p型MOSトランジスタ31\_3 a のゲートおよびドレイン領域に接続されている。このp型MOSトランジスタ

 $31_{-3a}$  のソース領域には、電源Vccが接続されている。また、p型MOSトランジスタ $31_{-3a}$  のドレイン領域は、バイアストランジスタ $31_{-3b}$  のドレイン領域に接続されている。このバイアストランジスタ $31_{-3b}$  のゲートには、バイアス電源線BIASが接続されている。

## [0045]

## [0046]

基準電流発生回路41は、リファレンス電流Iref0,Iref1,Ire f 2をそれぞれ発生させるための発生回路41a, 41b, 41cを備えて構成 されている。発生回路41a,41b,41cのそれぞれは、リファレンスカラ  $\Delta h = 0$   $\Delta h$ RO, QNR1, QNR2、および、電圧発生回路41a-3, 41b-3, 41c \_3を有している。上記リファレンスカラムトランジスタ41a\_1, 41b\_1, 4 1 c\_1は、それぞれ n型MOSトランジスタからなる。上記リファレンスカラム トランジスタ41a\_1, 41b\_1, 41c\_1の各ドレイン領域が、上記センスア ンプ31内のバイアストランジスタ $31_{-1b}$ ,  $31_{-2b}$ ,  $31_{-3b}$  の各ソース領 域に接続されている。リファレンスカラムトランジスタ41 a\_1, 41 b\_1, 4 1c-1の各ゲートには、リファレンスカラム線RCOLが接続されている。上記 リファレンストランジスタQNRO, QNR1, QNR2は、それぞれn型MO Sトランジスタからなる。上記リファレンストランジスタQNRO, QNR 1. QNR2の各ドレイン領域が、上記リファレンスカラムランジスタ41a\_1,4 1 b −1, 4 1 c −1の各ソース領域に接続されている。リファレンストランジスタ QNRO, QNR1, QNR2の各ゲート(リファレンスワード線RWLO, R WL1, RWL2) には、上記電圧発生回路41a-3, 41b-3, 41 c-3が接 続されている。リファレンストランジスタQNR0,QNR1,QNR2の各ソ

ース領域は、接地電位に接続されている。上記電圧発生回路  $4\ 1\ a_{-3}$ ,  $4\ 1\ b_{-3}$ ,  $4\ 1\ c_{-3}$ は、それぞれ、リファレンストランジスタQNR 0, QNR 1, QNR 2 の各ゲートに印加される電圧を発生するものである。

## [0047]

図 4 は、上記電圧発生回路 4 1  $a_{-3}$ , 4 1  $b_{-3}$ , 4 1  $c_{-3}$ の構成例を示すものである。ここでは、同図(a)~(c)にそれぞれ示すように、電圧発生回路 4 1  $a_{-3}$ , 4 1  $b_{-3}$ , 4 1  $c_{-3}$ の構成は同一とし、各リファレンスセルRCO, RC1, RC2のしきい値電圧Vt0, Vt1, Vt2のみが異なるように構成した場合について説明する。

## [0048]

図4(a)~図4(c)において、WSO, WS1, WS2は、電流非変換p型MOSトランジスタPQa0, PQa1, PQa2のトランスコンダクタンスである。WV0, WV1, WV2は、ベリファイ(VFYB=L)時電流変換p型MOSトランジスタPQb0, PQb1, PQb2のトランスコンダクタンスである。WR0, WR1, WR2は、読み出し(RDB=L)時電流変換p型MOSトランジスタPQc0, PQc1, PQc2のトランスコンダクタンスである。WS0, WS1, WS2は、上記p型MOSトランジスタPQa0, PQa1, PQa2の各ソース電極に与えられる。このp型MOSトランジスタPQa0, PQa0, PQa1, PQa2のゲートおよびドレイン領域には、それぞれ、n型MOSトランジスタからなるバイアストランジスタNQaを介して、リファレンスセルRC0, RC1, RC2のドレイン領域が接続されている。リファレンスセルRC0, RC1, RC2のコントロールゲートには、それぞれ、読み出し電圧に等しいゲート電圧Vreadが与えられる。リファレンスセルRC0, RC1, RC2の各ソース領域は、接地電位にそれぞれ接続されている。

## [0049]

本実施形態の場合、リファレンスセル(第1のリファレンスセル)RC0のしきい値電圧はVt0であり、リファレンスセル(第2のリファレンスセル)RC1のしきい値電圧はVt1(Vt1>Vt0)であり、リファレンスセル(第3のリファレンスセル)RC2のしきい値電圧はVt2(Vt2>Vt1>Vt0

)となっている。また、上記p型MOSトランジスタPQa0, PQa1, PQ a2のゲートおよびドレイン領域には、それぞれ、p型MOSトランジスタPQ b 0, PQb 1, PQb 2, PQc 0, PQc 1, PQc 2の各ゲートが接続さ れている。p型MOSトランジスタPQb0,PQb1,PQb2は、各ソース 領域にWVO, WV1, WV2が供給される。p型MOSトランジスタPQbO ,PQb1,PQb2の各ドレイン領域は、p型MOSトランジスタPQdの各 ソース領域に接続されている。p型MOSトランジスタPQdの各ゲートは、ベ リファイ信号線VFYBに接続されている。p型MOSトランジスタPQc0, PQc1, PQc2は、各ソース領域にWR0, WR1, WR2が供給される。 p型MOSトランジスタPQc0, PQc1, PQc2の各ドレイン領域は、p 型MOSトランジスタPQeのソース領域に接続されている。p型MOSトラン ジスタPQeの各ゲートは、読み出し信号線RDBに接続されている。p型MO SトランジスタPQd、PQeの各ドレイン領域は共通に接続されている。また 、p型MOSトランジスタPQd,PQeの各ドレイン領域は、n型MOSトラ ンジスタからなるバイアストランジスタNQbのドレイン領域、および、n型M OSトランジスタNQcのゲートに、それぞれ接続されている。バイアストラン ジスタNQbの各ソース領域は、n型MOSトランジスタNQcの各ドレイン領 域に接続されている。n型MOSトランジスタNQcの各ソース領域は接地電位 に接続され、各ゲートは上記リファレンストランジスタQNRO、QNR1、Q NR2の各ゲートに接続されている。

#### [0050]

電流 I ref0, I ref1, I ref2は、p型MOSトランジスタPQeがオン、p型MOSトランジスタPQdがオフとなって、WS0, WS1, WS2とWR0, WR1, WR2との比に応じてセル電流 I refcell0, I refcell1, I refcell2が増幅されることにより生成される。ベリファイ時におけるリファレンス電流 I ref0, I ref1, I ref2は、p型MOSトランジスタPQdがオン、p型MOSトランジスタPQeがオフとなって、WS0, WS1, WS2とWV0, WV1, WV2との比に応じてセル電流I refcell0, I refcell1, I refcell2が増幅されることにより生成される。

#### [0051]

ここで、リファレンスセルRC\_iのしきい値電圧を $Vt_i$ 、ゲート電圧Vr 印加時のセル電流を $Irefcell_i$ 、 $WS_i:WR_i=1:a_i$ 、 $WS_i:WV_i=1:b_i$ とする。すると、

I ref\_i=a\_i I refcell\_i (読み出し時)
=b\_i I refcell\_i (ベリファイ時) … (1)
となる。よって、V t 0 < V t 1 < V t 2 のとき、b 0 / a 0 < b 1 / a 1 < b
2 / a 2 とすれば、たとえば図 5 に示すように、各ベリファイマージン I ref
\_i\_v (vはベリファイ時を示す), I ref\_i\_r (rは読み出し時を示

す)がほぼ等しくなるような、a\_i,b\_iの組み合わせが存在する。

#### $[0\ 0\ 5\ 2]$

#### $\cdot [0053]$

## [0054]

図 7 は、各動作モードでのリファレンス電流 I r e f および本体セルMCのゲート電圧 V g -h o n t a i e f e

## [0055]

本実施形態の場合、たとえば、データの読み出し時 (Readモード) におい て、リファレンス電流IrefはIrefOr, Iref1r, Iref2r、 本体セルMCのゲート電圧Vg-hontaiおよびリファレンスセルRCのゲ ート電圧Vg-refはそれぞれVr(=5.5V)となっている。また、たと えば消去ベリファイ時(EVモード)において、リファレンス電流 IrefはI refOv、本体セルMCのゲート電圧Vg-hontaiおよびリファレンス セルRCのゲート電圧Vg-refはそれぞれVrefとなっている。また、たとえ ば過消去ベリファイ時 (OEVモード) において、リファレンス電流 І г е f は Iref2r(または、Iref2v)、本体セルMCのゲート電圧Vg-ho n t a i dV s w 1 (= 2 V)、リファレンスセルRCのゲート電圧V g - r ef はVrとなっている。また、たとえばデータの書き込み状態"0"を規定する ための書き込みベリファイ時(PV1モード)において、リファレンス電流Ir efはIreflv、本体セルMCのゲート電圧Vgーhontaiおよびリフ ァレンスセルRCのゲート電圧Vg-refはそれぞれVrとなっている。また 、たとえばデータの書き込み状態"1"を規定するための書き込みベリファイ時 (PV2モード) において、リファレンス電流IrefはIref2v、本体セ ルMCのゲート電圧Vg-hontaiおよびリファレンスセルRCのゲート電 圧Vg-refはそれぞれVrとなっている。さらに、たとえばデータの書き込 み状態"2"を規定するための書き込みベリファイ時(PV3モード)において 、リファレンス電流IrefはIref2r(または、Iref2v)、本体セ  $\nu$ MCのゲート電圧Vg-hontaidVsw2 (= 6.5V)、リファレン スセルRCのゲート電圧Vg-refはVrとなっている。

## [0056]

簡単のため、 $a_i$  はすべて「1」を用いるのが望ましい。その他の値でももちろん可能である。 $a_i$  がすべて「1」で、 $Iref_i$   $v-Iref_i$  r=I 0 としたい場合には、図 6 の特性図をもとに、

 $(b_i - 1) gm (Vr - Vt_i) = I 0$  $f \approx b + 5$   $b_i = 1 + I_i = 0 / g_i = 0 / (V_i - V_i + i_i) \cdots (2)$ 

と設定すれば、各分布のベリファイマージンを一定にできる。ただし、gmはセル電流 Irefcell ion only <math>only font only fontonly fontonly

## [0057]

また、リファレンスセルR  $C_i$  のしきい値電圧V  $t_i$  を、それぞれ、書き込み時と消去時とで調整すれば、上記式(2)により、ベリファイマージンを保証することができる。

## [0058]

#### [0059]

特に、1つのリファレンスセルによって2つのリファレンス電流を発生できるようになる。その結果、リファレンスセルの個数の削減が可能となり、メモリの小型化にとっても有用である。

#### [0060]

なお、上述した実施形態においては、基準電流発生回路におけるリファレンスセルを3つとした場合(図4参照)について説明した。これに限らず、たとえば2つのリファレンスセルにより構成することも可能である。すなわち、図8は、四値フラッシュメモリにおいて、リファレンスセルを2つとした場合の電圧発生回路の構成例を示すものである。ここでは、リファレンストランジスタQNR2のゲート(RWL2)に印加される電圧を発生させるための電圧発生回路の、リファレンスセルを省略するようにした場合について説明する。

#### [0061]

この例において、たとえば電圧発生回路41 c\_3'は、電圧発生回路41 b\_3

のバイアス電圧PBIASをもとに、リファレンス電流Iref2を発生させるように構成されている。こうして、リファレンスセルRC\_iの数を減らし、回路の構成を簡略化している。

## [0062]

この例の場合、V t 0 < V t 1 のとき、b 0 / a 0 < b 1 / a 1 < b 2 / a 2 , b 1 > b 2 , a 1 > a 2 を満たすようなパラメータ設定がなされる。すなわち、電圧発生回路 4 1 a -3 における、データ読み出し時の電流の増幅率(a -i )に対する書き込みベリファイ時の電流の増幅率(b -i )の比である第 1 の電流増幅比は「1 」よりも大きくなるように設定されている。また、電圧発生回路 4 1 b -3 ,4 1 c -3 'における、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比である第 2 の電流増幅比は「1 」よりも大きく、しかも、第 1 の電流増幅比が第 2 の電流増幅比よりも小さくなるように設定されている。

## [0063]

なお、上記した構成における V g - I c e 1 1 特性を図 9 に示している。また、図 <math>1 0 は、上記のような構成において、各動作モードでのリファレンス電流 I r e f およびゲート電圧 V g - h o n t a i , V g - r e f e 対比して示すものである。

#### [0064]

#### (第2の実施形態)

図11は、本発明の第2の実施形態にしたがった、四値フラッシュメモリにおける構成の要部(センスアンプおよび基準電流発生回路の詳細)を示すものである。ここでは、2つの差動増幅器を有して、センスアンプを構成するようにした場合について説明する。

## [0065]

図11に示すように、センスアンプ31'は、2つの差動増幅器 $31_{-1}$ ,  $31_{-2}$ 、ラッチ(Latch)回路51a、インバータ回路51b、および、2つのアンド回路51c, 51dを含んでいる。上記差動増幅器 $31_{-1}$ ,  $31_{-2}$ の各反転入力端には、それぞれ、抵抗素子Rraを介して電源Vccが接続されるとと

## [0066]

ラッチ回路 5 1 a は、上記差動増幅器 3 1 -1の出力 D0 をラッチするもので、そのラッチ信号を上記インバータ回路 5 1 b および上記アンド回路 5 1 c に出力するようになっている。アンド回路 5 1 c は、上記ラッチ信号と制御信号 2 n d c o 1 とから、リファレンス選択信号R C O L 0 を生成するものである。このリファレンス選択信号R C O L 0 は、上記発生回路 4 1 a'のリファレンスカラムトランジスタ 4 1 a -1のゲートに供給されるようになっている。アンド回路 5 1 d は、上記ラッチ回路 5 1 a から出力され、上記インバータ回路 5 1 b によって反転された、上記ラッチ信号の反転信号と制御信号 2 n d c o 1 とから、リファレンス選択信号 R C O L 2 を生成するものである。このリファレンス選択信号 R C O L 2 は、上記発生回路 4 1 c'のリファレンスカラムトランジスタ 4 1 c -1のゲートに供給されるようになっている。

#### [0067]

本実施形態の場合、上記各発生回路 4 1 a', 4 1 b', 4 1 c'はほぼ同一の構成とされ、それぞれ、リファレンスセルR C 0, R C 1, R C 2 のしきい値電圧 V t 0, V t 1, V t 2 のみが異なるように構成された上記電圧発生回路 4 1 a  $_{-3}$ , 4 1 b  $_{-3}$ , 4 1 c  $_{-3}$  (たとえば、図 4 参照)、および、電源 V c c に接続された抵抗素子R r b を含んでいる。

## [0068]

リファレンス選択信号RCOL0, RCOL1, RCOL2 のうち、リファレンス選択信号RCOL1 は常に活性状態 (Highレベル) となる。このリファレンス選択信号RCOL1 は、上記発生回路 41b, のリファレンスカラムトラ

ンジスタ4 1  $b_{-1}$ のゲートに供給されるようになっている。リファレンス選択信号RCOL0,RCOL2 は、上記差動増幅器 3  $1_{-1}$ の出力 D0 の論理に応じていずれか一方が活性状態となる。なお、上記差動増幅器 3  $1_{-1}$ の出力 D0 は、4つのしきい値電圧レベルの上二つまたは下二つのどちらかを示す。また、上記差動増幅器 3  $1_{-2}$ の出力 D1 は、上二つの電圧レベルの高/低または下二つの電圧レベルの高/低を示す。

## [0069]

このような構成によれば、差動増幅器の個数を減らすことができるので、第1の実施形態の場合よりも回路面積の削減が可能である。しかも、差動増幅器 31-1の出力 D0 と差動増幅器 31-2の出力 D1 とを異なるアドレスの別の I/O端 子に割り付け、出力 D0 ,出力 D1 の順に出力させるようにする。このような仕様とすることによって、アクセス時間が大きく遅れるのを抑えることが可能である。

#### [0070]

図12は、図11に示した構成における動作波形を示すものである。なお、図12(a)はデータ"11(実線)","10(破線)"のときの動作波形図であり、図12(b)はデータ"01(実線)","00(破線)"のときの動作波形図である。

## [0071]

図12(a)に示すように、たとえば時刻T0において、選択されたワード線WLおよびリファレンスワード線RWLの電位とリファレンス選択信号RCOL1とがハイ(High)レベルになる。すると、差動増幅器 $31_{-1}$ により、選択された本体セル(以下、選択セル)MCのセル電流Icellin、発生回路41 b'からのリファレンス電流Iref1と比較される。選択セルMCのセル電流Icellinはいったのセル電流Icellinになる(時刻T1)。これにより、制御信号2nd collin同期して、アンド回路51c0出力(RCOL0)がハイレベルになる(時刻T2)。

## [0072]

これに対し、図12(b)に示すように、たとえば選択セルMCのセル電流 I cell が上記リファレンス電流 Irefl 1よりも小さい場合、差動増幅器 31 -2の出力 D1 がロウ(Low)レベルになる(時刻 T1)。これにより、制御信号 2ndcoll に同期して、アンド回路 51d の出力(RCOL2)がハイレベルになる(時刻 T2)。

## [0073]

この例の場合、差動増幅器  $31_{-1}$ の出力 D0 および差動増幅器  $31_{-2}$ の出力 D1 は、それぞれの大小関係に応じて、4 つの状態、つまり、"00","01","10","11"のいずれかになる。すなわち、差動増幅器  $31_{-1}$ の出力 D1 のは、たとえば、出力 D1 が決まった時点で、センスアンプ D1 の外部に出力される。一方、選択セル D1 が決まった時点で、センスアンプ D1 が外部に出力される。一方、選択セル D1 が決まった時点で、センスアンプ D1 に引き続いて外部に出力 D1 は、たとえば、出力 D1 が決まった時点で、出力 D1 に引き続いて外部に出力される。このようにして、D1 が決まった時点で、出力 D1 に引き続いて外部に出力される。このようにして、D1 のレベルを有する、D1 の D1 の D1

#### [0074]

## [0075]

このようにして、データ読み出し時の電流および書き込みベリファイ時の電流 の増幅率を変えることにより、ベリファイマージンの確保が可能となる。

## [0076]

図13は、図11に示した基準電流発生回路(Iref変換回路)の他の構成例を示すものである。ここでは、図11に示した発生回路41b'を例に、消去ベリファイ動作のための消去ベリファイ用制御回路を付加するようにした場合について説明する。

## [0077]

発生回路41b"において、消去ベリファイ用制御回路61は、消去ベリファイ時のリファレンス電流を通常のデータ読み出し時のリファレンス電流よりも低減させるためのもので、3つのn型MOSトランジスタNQ1,NQ2,NQ3を有している。すなわち、n型MOSトランジスタNQ1のドレイン領域は、p型MOSトランジスタPQeのドレイン領域、p型MOSトランジスタPQeのドレイン領域、バイアストランジスタNQbのドレイン領域、n型MOSトランジスタNQcのゲート、および、n型MOSトランジスタNQ1のゲートに接続されている。n型MOSトランジスタNQ1のゲートにはバイアス電源線BIASが接続され、ソース領域にはn型MOSトランジスタNQ2のドレイン領域が接続されている。n型MOSトランジスタNQ2のゲートにはEVモード信号線が接続され、ソース領域にはn型MOSトランジスタNQ3のドレイン領域が接続されている。n型MOSトランジスタNQ3のソース領域は接地電位に接続されている。n型MOSトランジスタNQ3のソース領域は接地電位に接続されている。n型MOSトランジスタNQ3のソース領域は接地電位に接続されている。

## [0078]

この例の場合、リファレンス電流の大きさが、消去ベリファイ(EV=High, RDB=Low)時に最小値となり、書き込みベリファイ時に最大値となり、データ読み出し時にそれらの中間値となるように、各トランジスタのサイズが設定されている。このような構成によれば、消去ベリファイ時のリファレンス電流を減らすことが可能となる。発生回路における電流変換比は、ベリファイマージンに対する重要なパラメータである。したがって、すべてのトランジスタを同一サイズとし、その個数によって、つまり、ゲート長やゲート幅が同一とされた

トランジスタの個数によって、電流変換比を調整できるようにするのが望ましい 。

#### [0079]

## (第3の実施形態)

図14は、本発明の第3の実施形態にしたがった、四値フラッシュメモリにおける構成の要部(センスアンプおよび基準電流発生回路の詳細)を示すものである。ここでは、1つの差動増幅器を有して、センスアンプを構成するようにした場合について説明する。

## [0080]

図14に示すように、センスアンプ31"は、差動増幅器 $31_{-1}$ 、ラッチ回路51a, 51e、インバータ回路51b、および、2つのアンド回路51c, 51a, 51e、インバータ回路51b、および、2つのアンド回路51c, 51dを含んでいる。上記差動増幅器 $31_{-1}$ の反転入力端には、抵抗素子Rraを介して電源Vccが接続されるとともに、本体セルMCのセル電流Ice1lが供給されるようになっている。上記差動増幅器 $31_{-1}$ の非反転入力端には基準電流発生回路41"が接続されて、発生回路(Iref変換回路)41b", 41a", 41c"からのリファレンス電流Iref1, Iref0, Iref2のいずれか一つが供給されるようになっている。

#### [0081]

ラッチ回路51aは、センスアンプ31"の出力Doutとなる上記差動増幅器31-1の出力を、ラッチ制御信号Lat0に応じてラッチするもので、そのラッチ信号を出力D0として出力するようになっている。また、ラッチ回路51aのラッチ信号は、上記インバータ回路51bおよび上記アンド回路51cに出力されるようになっている。アンド回路51cは、上記ラッチ回路51aからのラッチ信号と制御信号2ndcolとから、リファレンス選択信号RCOL0を生成するものである。このリファレンス選択信号RCOL0は、上記発生回路41a'のリファレンスカラムトランジスタ41a-1のゲートに供給されるようになっている。アンド回路51dは、上記ラッチ回路51aから出力され、上記インバータ回路51bによって反転された、上記ラッチ信号の反転信号と制御信号2ndcolとから、リファレンス選択信号RCOL2を生成するものである。こ

のリファレンス選択信号RCOL2 は、上記発生回路  $4 \cdot 1 \cdot c$  のリファレンスカラムトランジスタ  $4 \cdot 1 \cdot c$  -1 のゲートに供給されるようになっている。ラッチ回路  $5 \cdot 1 \cdot e$  は、上記差動増幅器  $3 \cdot 1$  -1 の出力( $0 \cdot 1 \cdot c$  をラッチ制御信号  $0 \cdot c$   $0 \cdot c$ 

## [0082]

リファレンス選択信号RCOL0,RCOL1,RCOL2のうち、リファレンス選択信号RCOL1は常に活性状態(ハイレベル)となる。このリファレンス選択信号RCOL1は、バッファ回路 5 2への制御信号 1 s t c o 1 の供給に応じて、上記発生回路 4 1 b'のリファレンスカラムトランジスタ 4 1 b $_{-1}$ のゲートに供給されるようになっている。リファレンス選択信号RCOL0,RCOL2は、上記ラッチ回路 5 1 a の出力 1 の高理に応じていずれか一方が活性状態となる。なお、上記ラッチ回路 1 a の出力 1 0 は、1 4 つのしきい値電圧レベルの上二つまたは下二つのどちらかを示す。また、上記ラッチ回路 1 e の出力 1 1 は、上二つの電圧レベルの高/低または下二つの電圧レベルの高/低を示す

#### [0083]

このような構成によれば、差動増幅器の個数をさらに減らすことができるので、第2の実施形態の場合よりも回路面積の削減の効果が大きい。しかも、ラッチ回路51aの出力D0とラッチ回路51eの出力D1とを異なるアドレスの別の I/O端子に割り付け、出力D0,出力D1の順に出力させるようにする。このような仕様とすることによって、アクセス時間が大きく遅れるのを抑えることが可能である。

#### [0084]

図15は、図14に示した構成における動作波形を示すものである。なお、図15(a)はデータ"11(実線)", "10(破線)"のときの動作波形図であり、図15(b)はデータ"01(実線)", "00(破線)"のときの動作波形図である。

## [0085]

図15(a)に示すように、たとえば時刻T0において、選択されたワード線WLおよびリファレンスワード線RWLの電位とリファレンス選択信号RCOL1とがハイレベルになる。すると、差動増幅器31 $_1$ により、選択された本体セル(以下、選択セル)MCのセル電流Icellが、発生回路41b'からのリファレンス電流Iref1と比較される。選択セルMCのセル電流Icellが上記リファレンス電流Iref1よりも大きい場合、差動増幅器31 $_1$ の出力がハイレベルになる。この差動増幅器31 $_1$ の出力は、ラッチ制御信号Lat0の立ち下がりで、ラッチ回路51aにラッチされる(時刻T2の直前)。これにより、制御信号2ndcolに同期して、アンド回路51cの出力(RCOL0)がハイレベルになる。すると、差動増幅器31 $_1$ の出力が、ラッチ制御信号Lat1の立ち下がりで、ラッチ回路51eにラッチされる(時刻T3)。

#### [0086]

#### [0087]

このような構成とした場合においても、四値フラッシュメモリのデータ読み出し動作、書き込みベリファイ動作、および、消去ベリファイ動作を、上述した第2の実施形態の場合と同様に実施することができる。

## [0088]

なお、上記した各実施形態においては、いずれも四値フラッシュメモリに適用した場合について説明した。これに限らず、たとえば二値フラッシュメモリにも同様に適用できる。二値フラッシュメモリに適用した場合には、消去ベリファイ電圧Vevを発生させるための回路が不要となる。その分だけ、二値フラッシュ

メモリの小型化が可能である。

#### [0089]

その他、本発明は、上記(各)実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記(各)実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、(各)実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題(の少なくとも一つ)が解決でき、発明の効果の欄で述べられている効果(の少なくとも一つ)が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。

#### [0090]

## 【発明の効果】

以上、詳述したようにこの発明によれば、ベリファイマージンを安定に保証でき、読み出しマージンの減少を防止することが可能な不揮発性半導体メモリを提供できる。

#### 【図面の簡単な説明】

- 【図1】 本発明の第1の実施形態にしたがった四値フラッシュメモリの構成例を示すブロック図。
- 【図2】 図1の四値フラッシュメモリにおいて、メモリセルの素子構造を模式的に示す断面図。
- 【図3】 図1の四値フラッシュメモリにおける構成の要部(センスアンプ および基準電流発生回路の詳細)を示す回路図。
- 【図4】 図3の基準電流発生回路における電圧発生回路の構成例を示す回路図。
- 【図 5 】 電圧発生回路を図 4 の構成とした場合を例に、四値フラッシュメモリのVg-Icell 1 特性を示す図。
- 【図 6 】 図 1 の四値フラッシュメモリにおいて、リファレンス電流に対するセル分布の一例を示す図。
  - 【図7】 電圧発生回路を図4の構成とした場合を例に、各動作モードにお

けるリファレンス電流とゲート電圧とを対比して示す図。

- 【図8】 電圧発生回路の他の構成例を示す回路図。
- 【図9】 電圧発生回路を図8の構成とした場合を例に、四値フラッシュメモリのVg-Icell 1 特性を示す図。
- 【図10】 電圧発生回路を図8の構成とした場合を例に、各動作モードに おけるリファレンス電流とゲート電圧とを対比して示す図。
- 【図11】 本発明の第2の実施形態にしたがった、四値フラッシュメモリにおける構成の要部(センスアンプおよび基準電流発生回路の詳細)を示す回路図。
- 【図12】 センスアンプおよび基準電流発生回路を図11の構成とした場合の動作波形を示す図。
  - 【図13】 図11の基準電流発生回路の他の構成例を示す回路図。
- 【図14】 本発明の第3の実施形態にしたがった、四値フラッシュメモリにおける構成の要部(センスアンプおよび基準電流発生回路の詳細)を示す回路図。
  - 【図15】 センスアンプおよび基準電流発生回路を図14の構成とした場合の動作波形を示す図。
  - 【図16】 従来技術とその問題点を説明するために、二値フラッシュメモリの構成の要部を示す回路図。
  - 【図17】 図16の二値フラッシュメモリにおけるVg-Icell特性を示す図。
  - 【図18】 図16の二値フラッシュメモリにおいて、各動作モードにおけるゲート電圧を対比して示す図。
  - 【図19】 図16の二値フラッシュメモリにおいて、ゲート電圧に対する セル分布の一例を示す図。


#### 【符号の説明】

11…アドレスラッチ、12…アドレスカウンタ、13…アドレスバッファ、14…IOバッファ、15…データラッチ、21…メモリセルアレイ、21a…P型半導体基板、21b…N型ウエル領域、21c…P型ウエル領域、21d…

ソース領域、21e…ドレイン領域、21f…フローティングゲート、21g… コントロールゲート、21h, 21i, 21j…コンタクト領域、31, 31' , 31"…センスアンプ、 $31_{-1}$ ,  $31_{-2}$ ,  $31_{-3}$ …差動増幅器、 $31_{-1a}$  , 3 $1_{-2a}$  ,  $31_{-3a}$  … p型MOSトランジスタ、 $31_{-1b}$  ,  $31_{-2b}$  ,  $31_{-3b}$  … バイアストランジスタ (n型MOSトランジスタ)、31a…p型MOSトラン ジスタ、31b…バイアストランジスタ(n型MOSトランジスタ)、32…カ ラムゲート回路、33…書き込み回路、34…コマンドレジスタ、35…コント ローラ、36…ロウデコーダ、37…カラムデコーダ、38…チャージポンプ回 路、39…レギュレータ回路、41,41',41':・・・基準電流発生回路、41 a, 41a', 41b, 41b', 41b'', 41c, 41c' …発生回路、4 1a-1, 41b-1, 41c-1…リファレンスカラムトランジスタ(n型MOSト ランジスタ)、41a\_3,41b\_3,41c\_3(41c\_3')…電圧発生回路、 5 1 a , 5 1 e …ラッチ回路、 5 1 b …インバータ回路、 5 1 c , 5 1 d …アン ド回路、52…バッファ回路、61…消去ベリファイ用制御回路、MC…メモリ セル(本体セル)、WL, WL0 ~WLn …ワード線、BL0 ~BLk …ビット 線、ST0 ~STk …選択トランジスタ、COL0 ~COLm …カラム線、Ic ell…セル電流、IrefO, Iref1, Iref2…リファレンス電流、 Vcc…電源、BIAS…バイアス電源線、PBIAS…バイアス電圧、QNR 0, QNR1, QNR2…リファレンストランジスタ(n型MOSトランジスタ )、RCOL…リファレンスカラム線、RCOL0, RCOL1, RCOL2 … リファレンス選択信号、RWL,RWL0,RWL1,RWL2…リファレンス ワード線、RCO, RC1, RC2…リファレンスセル、PQaO, PQa1, PQa2…電流非変換p型MOSトランジスタ、PQb0, PQb1, PQb2 ···ベリファイ時電流変換p型MOSトランジスタ、PQc0, PQc1, PQc 2…読み出し時電流変換p型MOSトランジスタ、Irefcell0, Ire fcelll, Irefcell2…セル電流、NQa, NQb…バイアストラ ンジスタ(n型MOSトランジスタ)、NQc…n型MOSトランジスタ、NQ 1, NQ2, NQ3…n型MOSトランジスタ、PQd, PQe…p型MOSト ランジスタ、VFYB…ベリファイ信号線、RDB…読み出し信号線、Rra,

Rrb…抵抗素子、1stcol, 2ndcol…制御信号、Lat0, Lat1…ラッチ制御信号。

【図17】




【図18】

	mode				
	Read	EV	OEV -	PV	
Vg-hontai	Vr	Vev	Voev	Vpv	
Vg-ref	Vr	Vr	Vr	Vr	

Vr=5.5V/Voev=2V/Vev=4V/Vpv=6.5V

【図19】



ページ: 1/E

【書類名】

要約書

## 【要約】

【課題】本発明は、四値フラッシュメモリにおいて、ベリファイマージンを安定 に保証できるようにすることを最も主要な特徴とする。

【解決手段】たとえば、メモリセルアレイ21の各メモリセルMCからビット線  $BL0 \sim BLk$  に流れる電流 Icelleとの比較のためのリファレンス電流 Iref0, Iref1, Iref2を発生させる基準電流発生回路41に、リファレンスセルに流れる電流を、データ読み出し時の電流の増幅率に対する書き込みベリファイ時の電流の増幅率の比が 1 よりも大きくなるように増幅する増幅回路  $41a_3$ ,  $41b_3$ ,  $41c_3$ を設けた構成となっている。

【選択図】 図3

# 付力口/青幸

特許出願の番号

特願2003-193728

受付番号

5 0 3 0 1 1 3 4 3 6 3

書類名

特許願

担当官

第五担当上席

0094

作成日

平成15年 7月11日

<認定情報・付加情報>

【特許出願人】

【識別番号】

000003078

【住所又は居所】

東京都港区芝浦一丁目1番1号

【氏名又は名称】

株式会社東芝

【代理人】

申請人

【識別番号】

100058479

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所內

【氏名又は名称】

鈴江 武彦

【選任した代理人】

【識別番号】

100091351

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴築特許

綜合法律事務所内

【氏名又は名称】

河野 哲

【選任した代理人】

【識別番号】

100088683

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所内

【氏名又は名称】

中村 誠

【選任した代理人】

【識別番号】

100108855

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所内

【氏名又は名称】

蔵田 昌俊

【選任した代理人】

【識別番号】

100084618

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所内

【氏名又は名称】

村松 貞男

【選任した代理人】

【識別番号】

100092196

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮特許

綜合法律事務所内

【氏名又は名称】

橋本 良郎

# 特願2003-193728

# 出願人履歴情報

識別番号

[000003078]

 変更年月日 [変更理由]

住所氏名

2001年 7月 2日

住所変更


東京都港区芝浦一丁目1番1号


株式会社東芝

【書類名】


図面

【図1】






【図3】




# 【図4】

41c-3

【図5】



【図6】




【図7】

	mode						
·	Read	· EV	OEV	PV1	PV2	PV3	
Iref	0r, 1r, 2r	Ov	2r (v)	1v	2v	2r (v)	
Vg-hontai	Vr	Vr	Vsw1	Vr	Vr	Vsw2	
Vg-ref	Vr .	Vr	Vr	Vr	Vr	Vr	

Vr=5.5V/Vsw1=2V/Vsw2=6.5V

# 【図8】

【図9】




【図10】


,	mode					160
·	Read	EV	OEV	PV1	PV2	PV3
Iref	0r, 1r, 2r	0v	2r (v)	1v	2v	2r (v)
Vg-hontai	٧̈́r	Vr	Vsw1	Vr	Vr	Vsw2
Vg-ref	Vr	Vr	Vr	Vr	Vr	Vr


Vr=5.5V/Vsw1=2V/Vsw2=6.5V

【図11】




【図12】







【図13】




【図14】



【図15】.





【図16】

